MetallicGR

Πληροφορίες για τους AMD 7th Series APUs του AM4 διαρρέουν

Recommended Posts

[NEWS_IMG=Πληροφορίες για τους AMD 7th Series APUs του AM4 διαρρέουν]http://www.hwbox.gr/images/news_images/amd3.jpg[/NEWS_IMG] Η αποκάλυψη των εν λόγω επεξεργαστών θα πραγματοποιηθεί αισίως στην επερχόμενη Computex, όμως μέχρι τότε, το WCCFTech έχει μερικές ακόμη πληροφορίες για το lineup.

Οι APUs 7ης γενιάς που θα λανσάρει και επίσημα η AMD στην Computex στο νέο AM4 socket θα είναι σύμφωνα με τα slides που δημοσιεύτηκαν, κατά 50% ταχύτεροι από τους τωρινούς Kaveri. Τα έξι SKU που πιθανότατα θα κυκλοφορήσουν πέφτουν στο ίδιο TDP, 35 με 65W ενώ εκτός των άλλων θα υποστηρίζουν και μνήμες DDR4-2400. Θα ενσωματώνουν τέσσερις πυρήνες x86 Excavator με χρονισμούς 3.7GHz και Turbo στα 4.2GHz ενώ η L2 cache τους δε θα ξεπερνά τα 2MB. Η ενσωματωμένη GPU του θα περιλαμβάνει 8 GCN compute units με έως και 512SP. Αυτά όσον αφορά το κορυφαίο κομμάτι του lineup, μιας και η AMD θα δημιουργήσει χώρο και για ένα "performance" το οποίο θα πέφτει ακριβώς από κάτω, τόσο από άποψης "ιπποδύναμης" CPU όσο και από ενσωματωμένων γραφικών.

Οι Bristol Ridge συζητιούνται εδώ και αρκετό καιρό όμως σημειώνεται ότι παρόλο που θα τοποθετούνται στο ίδιο socket, θα κατασκευάζονται στα 28nm. Οι πρώτοι βελτιωμένοι επεξεργαστές της AMD και από λιθογραφικής άποψης θα είναι οι Summit Ridge οι οποίοι θα ενσωματώνουν πυρήνες κατασκευασμένους στα 14nm.

[img_alt=Πληροφορίες για τους AMD 7th Series APUs του AM4 διαρρέουν]http://www.hwbox.gr/members/2195-albums570-picture63503.png[/img_alt]

[img_alt=Πληροφορίες για τους AMD 7th Series APUs του AM4 διαρρέουν]http://www.hwbox.gr/members/2195-albums570-picture63502.png[/img_alt]

[img_alt=Πληροφορίες για τους AMD 7th Series APUs του AM4 διαρρέουν]http://www.hwbox.gr/members/2195-albums570-picture63501.png[/img_alt]

[img_alt=Πληροφορίες για τους AMD 7th Series APUs του AM4 διαρρέουν]http://www.hwbox.gr/members/2195-albums570-picture63500.png[/img_alt]

Link to comment
Share on other sites

Αν και μιλάει για Zen και όχι για Excavator.

I expect Zen cores the have similar IPC as Ivy Bridge, on average. Faster in certain workloads but the average should be quite well matched.

Seeing how much additional effort AMD has taken in regards of Zen power and clock management and how strict the VRM requirement (based on the existing boards) are, I don't feel that Zen will be able to scale too well in any aspect.

Because of that I actually have lowered my expectations for Zen's shipping frequencies from my original estimations (for the "halo" 8C/16T desktop FX), which originally were 3000MHz (±200MHz) base and 3600MHz (±200MHz) maximum boost. At the moment I'd expect 2600MHz (±200MHz) base and 3200MHz (±200MHz) maximum boost. However I have no idea what the clocks will actually be, so as always anyone elses guess is just as good as mine.

As you very well know, the IPC improvements from Steamroller or Excavator over Piledriver vary heavily between the workloads. In some workloads Excavator can still be slower than Piledriver, despite the average IPC improvement over PD is 12% or so.

AMD doing so poorly in Cinebench R15 compared to R11.5 is just because the R15 utilizes the available resources more effectively and uses newer instructions. 11.5 goes up to SSE2 while R15 uses SSE3. SSE2 vs. SSE3 shouldn't hurt AMD at all thou.

Cinebench R15 is a standard workload for AMD PPO for all of their µarchs since the release of it.

Also patching the CPU detection code ("dispatcher") in any Cinebench version or spoofing all of the CPUID values under VM do not change the results in either way. So no foul play from Maxon's side either. Also with modern versions of ICL it is not possible to optimize the compiled binary or library for certain µarch, without forbidding the use of it on any other µarch. If you use optimization in ICL which produces the optimal code for Skylake, the compiled binary won't run on any AMD CPUs or Intel CPUs which are lacking the instructions supported by Skylake. The only difference to GCC (with march used) is that the binary compiled with ICL won't segfault, since the supported instructions are checked prior executing the code.

Πάει και ο μύθος του cinebench, να δούμε τι θα λέμε τώρα. :(

Link to comment
Share on other sites

Οι APUs 7ης γενιάς που θα λανσάρει και επίσημα η AMD στην Computex στο νέο AM4 socket θα είναι σύμφωνα με τα slides που δημοσιεύτηκαν, κατά 50% ταχύτεροι από τους τωρινούς Kaveri.

Αυτό το 50% αναφαίρετε στα mobile (15W TDP), δεν θα δούμε 50% στο Desktop.

Edited by MetallicGR
Link to comment
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now