Φήμη: Intel Rocket Lake S CPUs με Multi Chip Design

[MetallicGR]

Έγκυρες πηγές αναφέρουν τις προθέσεις της Intel να παρουσιάσει επεξεργαστές με πολλαπλά dies στην επόμενη γενιά του LGA 1200.

 

Στην αγορά βρίσκονται ήδη οι Comet Lake, οι νέοι επεξεργαστές της Intel για το εξίσου νέο socket LGA 1200 και το Z490 Chipset που τους συνοδεύει, όμως οι φήμες μιλούν ήδη για την επόμενη γενιά, αυτή των Rocket Lake-S επεξεργαστών που θα κυκλοφορήσει προς το τέλος του έτους και όπως μας δείχνουν νέες φήμες, ίσως ενσωματώνουν μια multi chip σχεδίαση, φέρνοντας στο προσκήνιο τη λιθογραφία των 10nm, για πρώτη φορά στο desktop. Το σχέδιο διέρρευσε από έμπιστη πηγή, η οποία στο παρελθόν μας έχει φέρει σωστές πληροφορίες για τους Ryzen 3000, οπότε μπορούμε να θεωρήσουμε και τη τωρινή πηγή αρκετά ΟΚ σε σχέση με άλλες.

 

Η σχεδίαση των Rocket Lake-S θα φέρει αρκετά κοινά με τους Matisse CPUs της AMD, γνωστοί και ως Ryzen 3000, με δύο dies, ένα για τους πυρήνες κατασκευασμένο στα 14nm και άλλο ένα για το uncore το οποίο θα περιλαμβάνει τον memory controller, το PCI Express PHY που θα φτάσει αισίως στην τέταρτη γενιά για αυξημένες ταχύτητες μεταφοράς δεδομένων και τέλος την ενσωματωμένη GPU σε όσα μοντέλα θα υποστηρίζεται. Το die του uncore θα κατασκευάζεται στα 10nm και σύμφωνα με την πηγή θα φέρει τη νεότερη Gen12 Xe iGPU της Intel για βελτιωμένες επιδόσεις σε ένα κομμάτι που δεν έχει εξελιχθεί αρκετά τελευταία.

 

Το γιατί η νέα λιθογραφία θα περάσει αρχικά στο uncore die και όχι στους πυρήνες έχει ενδεχομένως εύκολη απάντηση και ίσως έγινε λόγω των χαμηλών χρονισμών που προσφέρουν τα 10nm για την ώρα, εκμηδενίζοντας τα όποια κέρδη σε σχέση με τη τωρινή λιθογραφία των 14nm. Η κυκλοφορία των πρώτων chips σαν και αυτό των Rocket Lake αναμένεται κάποια στιγμή προς το τέλος του έτους και σύμφωνα με τα όσα μας έχουν μεταφέρει επίσημα και vendors μητρικών θα υποστηρίζονται κανονικά από το LGA 1200 socket και τις νέες Z490 μητρικές που έχουν ήδη ξεκινήσει να κυκλοφορούν στην αγορά.

 

 

 

 

 

 

 

 

Πηγή.

Βρείτε μας στα Social: 

[Nickzzz]

Memory controller εκτός του die με τους πυρήνες; Περισσότερο latency; Παρόμοια ιδέα με τον σχεδιασμό της AMD με chiplet και I/O die;

[stavros]

Ήρθε η ώρα να δούμε πόσα ψάρια πιάνει το EMIB

[MetallicGR]

21 hours ago, Nickzzz said:

Memory controller εκτός του die με τους πυρήνες; Περισσότερο latency; Παρόμοια ιδέα με τον σχεδιασμό της AMD με chiplet και I/O die;

 

Και ίσως χαμηλότερο write performance αν δε δώσουν μεγαλύτερο bandwidth στο stream προς τις DRAM.

Μάλλον η Intel θα φέρει tech από servers για να βγει σωστό αυτό το σχέδιο.